

Initiation Cadence Layout XL / Spectre



Composante

École Nationale
Supérieure
d'Électrotechnique
d'Électronique
d'Informatique
d'Hydraulique
et des
Télécommunications

En bref

- > **Code Ametys:** N9EE06A
- > **Ouvert aux étudiants en échange:** Oui

Présentation

Objectifs

Apprendre à concevoir le layout d'un circuit intégré en utilisant les règles de dessin.

Savoir utiliser les outils de vérifications LVS

Savoir faire l'extraction des parasites d'un circuit

Savoir faire la simulation de la version post layout d'un circuit

Savoir analyser la comparaison circuit postlayout/idéal

Description

Au cours de cette initiation, la prise en main du logiciel professionnel de conception de circuits intégrés CADENCE se fait à l'aide d'un amplificateur opérationnel CMOS en technologie 0.35µm.

Le dessin de masques (layout) doit être réalisé en respectant les règles de dessin. Les outils de vérification DRC/LVS ainsi que les simulations post-layout prenant en compte les parasites liés aux masques sont aussi abordés.



Infos pratiques